### DYMANIC SEMICONDUCTOR MEMORY

Patent number:

JP6036557

**Publication date:** 

1994-02-10

Inventor:

MURAKAMI YUKICHI

Applicant:

SHARP CORP

Classification:

- international:

G11C11/403

- european:


Application number:

JP19920190529 19920717

Priority number(s):

### Abstract of JP6036557

PURPOSE:To obtain a dynamic semiconductor memory high in the degree of integration and operating with a very simple input waveform. CONSTITUTION:Timiming generation circuits 7,... are started by an operation judgment/timing start circuit 9 at timing when an address transit signal is received when write, read, refresh operation or bit line precharge operation are not performed when the address transit signal is received. Thus, a series of operation of write or read to a memory cell corresponding to an address after transition, bit line precharge, refresh and bit line precharge are performed. On the other hand, the timing generation circuits 7,... are started by the operation judgment/timing start circuit 9 at the point of time when a series of the operation are completed when write, read, refresh operation or bit line precharge operation are performed when the address transit signal is received.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-36557

(43)公開日 平成6年(1994)2月10日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

G 1 1 C 11/403

6741-5L

G 1 1 C 11/34

371 J

# 審査請求 未請求 請求項の数1(全 14 頁)

(21)出願番号

(22)出願日

特願平4-190529

(71)出願人 000005049

シャープ株式会社

平成 4年(1992) 7月17日

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 村上 祐吉

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 青山 葆 (外1名)

### (54)【発明の名称】 ダイナミック型半導体記憶装置

#### (57)【要約】

【目的】 集積度が高く、しかも非常に簡単な入力波形 で動作するダイナミック型半導体記憶装置を提供する。

【構成】 アドレス遷移信号を受け時に書き込み、読み 出し、リフレッシュ動作またはビット線プリチャージ動 作を行っていない場合には、動作判定/タイミング起動 回路9は、アドレス遷移信号を受けたタイミングでタイ ミング発生回路7,7,…を起動する。これにより、遷移 後のアドレスに対応したメモリセルへの書き込みまたは 読み出し、ビット線プリチャージ、リフレッシュ、ビッ ト線プリチャージという―連の動作が行なわれる。― 方、上記アドレス遷移信号を受けた時に書き込み、読み 出し、リフレッシュ動作またはビット線プリチャージ動 作を行っている場合には、動作判定/タイミング起動回 路9は、上記一連の動作が完了した時点でタイミング発 生回路7,7,…を起動する。



### 【特許請求の範囲】

【請求項 1 】 メモリセルを行列状に配列してなるメモリセルアレイと、

装置外部から供給されるアドレスが変化したことを検出 してアドレス遷移信号を出力するアドレス変化検出回路 と

メモリセルへの書き込み、読み出し、リフレッシュおよびビット線のプリチャージ動作を制御する、シリアルに接続された複数のタイミング発生回路と、

カウンタを有し、リフレッシュすべきメモリセルの行アドレスを指定する行アドレス信号を発生するリフレッシュ用行アドレスカウンタと、

上記アドレス遷移信号を受けて、このアドレス遷移信号 を受けた時に書き込み、読み出し、リフレッシュ動作ま たはビット線プリチャージ動作を行っていない場合に は、アドレス遷移信号を受けたタイミングで上記タイミ ング発生回路を起動して、遷移後のアドレスに対応した メモリセルへの書き込みまたは読み出しを行い、続いて ビット線プリチャージを行い、さらに上記リフレッシュ 用行アドレスカウンタで指定される行アドレスに対応し たメモリセルをリフレッシュし、再びビット線をプリチ ャージするという一連の動作を行わせる一方、上記アド レス遷移信号を受けた時に書き込み、読み出し、リフレ ッシュ動作またはビット線プリチャージ動作を行ってい る場合には、上記一連の動作が完了した時点で上記タイ ミング発生回路を起動して、遷移後のアドレスに対応し たメモリセルへの新たな一連の動作を行わせる起動信号 を発生する動作判定タイミング起動回路と、

上記アドレス遷移信号を受けて、受けた後一定期間、新たなアドレス遷移信号を受けなかった場合、上記タイミング発生回路を起動して、上記リフレッシュ用行アドレスカウンタで指定される行アドレスに対応するメモリセルをリフレッシュし、続いてビット線プリチャージを行わせる起動信号を発生するタイマーを備えたことを特徴とするダイナミック型半導体記憶装置。

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】との発明は、半導体外部からみれば完全にスタティック型半導体記憶装置として働くダイナミック型半導体記憶装置に関する。

【従来の技術】ダイナミック型半導体記憶装置は、図8に示すように、ビット線4とワード線5とが交差する箇所にメモリセル3を複数配列してなるメモリセルアレイを有するともに、図10に示すように、上記メモリセル3への書き込み、読み出し、リフレッシュ動作およびこれらの動作に続いて行うべきプリチャージ動作を制御する複数(シリアルに接続されている)のタイミング発生回路7を有している(T1,…,TNは、書き込み、読み出しおよびリフレッシュ動作を制御する一連のタイミング信号を示し、TP1,TP2,…,TPMはプリチャージ

動作を制御する一連のタイミング信号を示してい る。)。このダイナミック型半導体記憶装置は、メモリ セル3をトランジスタ1とコンデンサ2との2素子で構 成できるので、集積度が高いという特長がある。しかし ながら、上記従来のダイナミック型半導体記憶装置で は、図11に例示するように、上記タイミング発生回路 7を起動するためにタイミング信号、すなわち/RAS (行アドレスストローブ)信号および/CAS 例アドレ スストローブ)信号を、装置外部からわざわざ入力しな ければならないという問題がある。また、端子数を減ら すために、一般に同一のアドレス入力端子から時分割で 行アドレスおよび列アドレスを入力するため、図9に示 すように、装置を動作させるための入力波形が非常に複 雑になるという問題がある。なお、/RAS信号の立ち 下がり時点でアドレス端子に入力されている信号が行ア ドレス信号として取り込まれ、同様に、/CAS信号の 立ち下がり時点でアドレス端子に入力されている信号が

[0002]一方、スタティック型半導体記憶装置は、図12(a)に示すように、トランジスタQ1,…,Q6(または、同図(b)に示すように、トランジスタQ1,…,Q4と抵抗RL1,RL2)で構成されるスタティック型メモリセルを複数配列してなるメモリセルアレイを有するとともに、上記メモリセルへの書き込み、読み出し動作を制御する制御回路(図示せず)を有している。このスタティック型半導体記憶装置は、図13に示すように、装置外部からタイミング信号(/RAS信号,/CAS信号)を入力する必要がなく、非常に簡単な入力波形で動作するという特長がある。しかしながら、メモリセルがトランジスタ6個(またはトランジスタ4個と抵抗2個)で構成されるため、上記ダイナミック型半導体記憶装置に比して集積度が低いという欠点がある。

列アドレス信号として取り込まれる。

【0003】このように、従来のダイナミック型半導体 記憶装置とスタティック型半導体記憶装置には、それぞ れ一長一短がある。

[0004] そこで、この発明の目的は、集積度が高く、しかも非常に簡単な入力波形で動作するダイナミック型半導体記憶装置を提供することにある。

### [0005]

40 【課題を解決するための手段】上記目的を達成するために、この発明のダイナミック型半導体記憶装置は、メモリセルを行列状に配列してなるメモリセルアレイと、装置外部から供給されるアドレスが変化したことを検出してアドレス遷移信号を出力するアドレス変化検出回路と、メモリセルへの書き込み、読み出し、リフレッシュおよびビット線のプリチャージ動作を制御する、シリアルに接続された複数のタイミング発生回路と、カウンタを有し、リフレッシュすべきメモリセルの行アドレスを指定する行アドレス信号を発生するリフレッシュ用行ア50 ドレスカウンタと、上記アドレス遷移信号を受けて、こ

のアドレス遷移信号を受けた時に書き込み、読み出し、 リフレッシュ動作またはビット線プリチャージ動作を行 っていない場合には、アドレス遷移信号を受けたタイミ ングで上記タイミング発生回路を起動して、遷移後のア ドレスに対応したメモリセルへの書き込みまたは読み出 しを行い、続いてビット線プリチャージを行い、さらに 上記リフレッシュ用行アドレスカウンタで指定される行 アドレスに対応したメモリセルをリフレッシュし、再び ビット線をプリチャージするという一連の動作を行わせ る一方、上記アドレス遷移信号を受けた時に書き込み、 読み出し、リフレッシュ動作またはビット線プリチャー ジ動作を行っている場合には、上記一連の動作が完了し た時点で上記タイミング発生回路を起動して、遷移後の アドレスに対応したメモリセルへの新たな一連の動作を 行わせる起動信号を発生する動作判定タイミング起動回 路と、上記アドレス遷移信号を受けて、受けた後一定期 間、新たなアドレス遷移信号を受けなかった場合、上記 タイミング発生回路を起動して、上記リフレッシュ用行 アドレスカウンタで指定される行アドレスに対応するメ モリセルをリフレッシュし、続いてビット線プリチャー 20 ジを行わせる起動信号を発生するタイマーを備えたこと を特徴としている。

[0006]

【作用】このダイナミック型半導体記憶装置は次のよう に動作する。

【0007】まず、アドレス変化検出回路がアドレスの 変化を検出してアドレス遷移信号を出力する。

【0008】ととで、書き込み、読み出し、リフレッシ ュ動作またはビット線プリチャージ動作を行っていない 場合には、動作判定/タイミング起動回路が起動信号を 30 発生して直ちにタイミング発生回路を起動する。これに より、新しいアドレスに対応したメモリセルへの書き込 みまたは読み出しが行なわれ、続いて、ビット線をプリ チャージし、さらにリフレッシュ用行アドレスカウンタ で指定される行アドレスに対応したメモリセルをリフレ ッシュし、再びビット線をプリチャージするという―連 の動作が行なわれる。

【0009】上記アドレス変化検出回路がアドレス遷移 信号を出力した時に、書き込み、読み出し、リフレッシ ュ動作またはビット線プリチャージ動作を行っている場 40 合には、上記一連の動作が完了した時点で、動作判定/ タイミング起動回路が起動信号を発生して上記タイミン グ発生回路を起動する。これにより、上記一連の動作に 続いて、遷移後のアドレスに対応したメモリセルへの書 き込みまたは読み出しが行なわれ、続いて、ビット線を プリチャージし、さらにリフレッシュ用行アドレスカウ ンタで指定される行アドレスに対応したメモリセルをリ フレッシュし、再びビット線をプリチャージするという 新たな一連の動作が行なわれる。

信号を出力してから一定期間、新たなアドレス遷移信号 を出力しなかった場合、タイマーが起動信号を出力して タイミング発生回路を起動する。これにより、リフレッ シュ用行アドレスカウンタで指定される行アドレスに対 応したメモリセルをリフレッシュし、再びビット線をプ リチャージするという一連の動作が行なわれる。

【0011】このように、このダイナミック型半導体記 憶装置では、わざわざ行アドレスストローブ信号/RA Sや列アドレスストローブ信号/CASを入力しなくて 10 も、1回のアドレス遷移によって、書き込みまたは読み 出し→プリチャージ→リフレッシュ→プリチャージとい う一連の動作を行う。また、アドレスが遷移しない場合 には、一定期間毎に、リフレッシュ→プリチャージとい う動作を行う。したがって、従来のスタティック型半導 体記憶装置と同様の入力波形でもって、簡単に動作させ ることが可能となる。また、従来のダイナミック型半導 体記憶装置と同様に、メモリセルをトランジスタ 1 個と キャパシタ 1 個とで構成できるので、集積度が高く維持 される。

[0012]

【実施例】以下、この発明のダイナミック型半導体記憶 装置を実施例により詳細に説明する。

【0013】図1は、この発明の一実施例のダイナミッ ク型半導体記憶装置の概略ブロック構成を示している。 このダイナミック型半導体記憶装置は、アドレス変化検 出回路8と、動作判定/タイミング起動回路9と、シリ アルに接続された(N+M)段のタイミング発生回路7, 7 ,…と、タイマー10と、リフレッシュ用行アドレス カウンタ11と、スイッチ12を備えている。また、通 常の機能を有する行アドレスデコーダ13および列アド レスデコーダ14と、図8に示したのと同一構成からな るメモリセルアレイ6を備えている。

【0014】上記アドレス変化検出回路8は、外部から 供給されるアドレス信号が変化した時に、パルス信号 (アドレス遷移信号)ATDを出力する。

【0015】上記動作判定/タイミング起動回路9は、 図2に示すように、入力パルスの立ち下がりをカウント するバイナリィカウンタ15,16と、遅延回路17, …,19と、R/Sフリップフロップ20,…,22と、 AND(論理積)ゲート23,…,27と、OR(論理和)ゲ ート28と、インバータ23,…,33と、NORゲート 34からなっている。この動作判定/タイミング起動回 路9は、後述するように、上記タイミング発生回路7, 7…を起動する起動信号TGを適宜出力して、との装置 全体の動作を制御する。

【0016】上記タイマー10は、図5(a)に示すよう に、複数のインバータからなるリングオシレータ35 と、インバータ35´と、(L-1)段のバイナリカウン タ36,36,…と、インバータ37,…,40と、NOR 【0010】上記アドレス変化検出回路がアドレス遷移 50 (否定論理和)ゲート41と、ANDゲート42からなっ

ている。ATD信号が入力されるとバイナリーカウンタ36,36,…がリセットされる。バイナリィカウンタ36,36,…は、リングオシレータ35の出力を受けて、クロックとしてカウントを始める(インバータ35′と各段のバイナリィカウンタ36は、信号R1,…,R1を出力する。)。最終段のバイナリィカウンタ36が出力する信号R1が"H"になったとき、インバータ37,…,40を介してこの信号を受けて、同図(b)に示すように、NORゲート41はバルス信号(起動信号)TG'を出力する。このTG′信号は、リフレッシュ→プリチャージという一連の動作を起こさせるタイミング信号として働く(後述)。なお、このタイマー10(バイナリィカウンタ36,36,…)は、アドレス変化検出回路8が出力するATD信号によってリセットされる。

【0017】図1に示した個々のタイミング発生回路7,7,…は、それぞれ入力を受けてから所定の遅延時間の後に出力を発生する。これらは、シリアルに(N+M)段接続されており、初段が上記動作判定/タイミング起動回路9からTG信号を受けたとき、および、タイマー10からTG′信号を受けたとき、書き込み、読み出しおよびリフレッシュ動作を制御するためのタイミング信号T1,T2,…,TNと、プリチャージ動作を制御するためのタイミング信号TP1,TP2,…,TPMを順次発生する。

【0018】上記リフレッシュ用行アドレスカウンタ11は、図6(a)に示すように、ORゲート43と、バイナリィカウンタ44,44,…からなっている。そして、図2に示した動作判定/タイミング起動回路 9内のNAND (否定論理積)ゲート25を通して得られる信号TREF1と、図5に示したタイマー10内のNANDゲート42を通して得られる信号TREF2とをカウントアップする(実質的には、リフレッシュ動作後のブリチャージタイミングTP1をカウントする)。バイナリィカウンタ44,44,…は、図6(b)に示すように、それぞれカウントアップした信号AR $\phi$ ,…,ARiを出力する。この出力AR $\phi$ ,…,ARiは、リフレッシュ動作時に行アドレスを指定する信号である。

【0019】スイッチ12は、NORゲート45と、CのNORゲート45に直列につながるインバータ46と、Pチャネル型MOSトランジスタとNチャネル型M 40 OSトランジスタとの対47,48;49,50からなっている。上記NORゲート45は、タイマー10の出力信号R1と動作判定/タイミング起動回路9内の信号TPM′とを入力として受ける。上記各トランジスタ対47,48;49,50は、NORゲート45の出力とインバータ46の出力によってオン,オフ制御される。この結果、読み出しまたは書き込み動作時(R1=TPM′="L")は、装置外部から供給される行アドレスA中,…,Aiを選択して出力する。一方、リフレッシュ動作時(R1またはTPM′="H")は、リフレッシュ用アド 50

レスカウンタ 1 1 の出力 A R φ ,··· , A R iを選択して、 行アドレスデコーダ 1 3 に出力する。

[0020] このダイナミック型半導体記憶装置は、全体として、次のように動作する。

【0021】(1)最初に、書き込み、読み出し、リフレッシュ動作またはビット線プリチャージ動作を行っていない時、すなわち、待機状態でアドレスが遷移した場合について説明する。

【0022】 ②まず、図3上段に示すように、アドレス 変化検出回路8がATD信号を出力する。動作判定/タ イミング起動回路9は、このATD信号を受けて、タイ ミング発生回路7を起動するためのパルス信号TGを直 ちに出力する。すなわち、ATD信号は、図2に示す遅 延回路17を通してR/Sフリップフロップ20に入力 される(バルス信号ATD')。ANDゲート24は、A TD信号が入力されてからR/Sフリップフロップ20 が上記ATD′信号によってセット(INH= "H",/ INH= "L")されるまでの間、Hレベルのパルス(I NTATD信号)を出力する。とのINTATD信号が ORゲート28を通してTG信号として出力される。こ の結果、図1に示したタイミング発生回路7,7,…によ って、図3に示すように、一連のタイミング信号T1, …,TNが発生して、新しいアドレスに対応したメモリ セルへの書き込みまたは読み出し動作が行われる。続い て、一連のタイミング信号TP1 ,… ,TPMが発生し て、プリチャージ動作が行われる。

【0023】❷次に、上記動作判定/タイミング起動回 路9は、図1に示した最終段のタイミング発生回路7の 出力信号TPMを受ける。そして、このTPM信号を受 けた時(プリチャージ動作が終了した時)、動作判定/タ イミング起動回路9は、図3に示すように、2回目のバ ルス信号TGを出力する。すなわち、上記TPM信号は 図2に示すバイナリィカウンタ15に入力され、その出 力信号TPM'がHレベルになる。このHレベルのTPM′信号は、インバータ29、遅延回路(インバータ)3 0,…,32およびNORゲート34を通してHレベルの バルスとなる。そして、ANDゲート25とORゲート 28を通してTG信号として出力される(なお、この 時、R/Sフリップフロップ22の出力信号TGINT 1はHレベル、R1はLレベルにある。)。この結果、 図1に示したタイミング発生回路7,7,…によって、図 3に示すように、一連のタイミング信号T 1 ,… ,T N が 発生する。との時、スイッチ10は、TPM′信号がH レベルにあるので、既に述べたように、リフレッシュ用 行アドレスカウンタ11が出力している行アドレスAR  $\phi$ ,…,ARiを選択して出力する。したがって、この行 アドレス信号R Α φ ,… , A R iに対応したメモリセルに 対してリフレッシュ動作が行われる。続いて、一連のタ イミング信号TP1,…,TPMが発生して、プリチャー 50 ジ動作が行われる。

【0024】③最後に、上記動作判定/タイミング起動 回路9は、図1に示した最終段のタイミング発生回路7 の出力信号TPMを受ける。このTPM信号は図2に示 したバイナリィカウンタ15に入力される。これによ り、バイナリィカウンタ15の出力TPM′がLレベ ル、バイナリィカウンタ16の出力TPM″がHレベル になる(バイナリィカウンタ15,16は遅延回路18を 通してリセットされるので、TPM″信号はHレベルの バルスになる。)。このTPM"信号によってR/Sフ リップフロップ20がリセット(INH= "L",/IN H= "H")される。これにより、この半導体記憶装置は 元の待機状態に戻る。

【0025】(2)次に、書き込み、読み出し、リフレッ シュ動作またはビット線プリチャージ動作を行っている 時(上記(1)の一連の動作中)に、さらにアドレスが遷移 した場合について説明する。

【0026】との場合、図1に示したアドレス変化検出

回路8は、図4上段に示すように、アドレス遷移に基づ いて上記一連の動作中(この図ではプリチャージ動作中 となっている)にATD信号を出力する。このATD信 号は動作判定/タイミング起動回路9に入力されるが、 動作判定/タイミング起動回路9は直ちにはTG信号を 出力せず、書き込みまたは読み出し→プリチャージ→リ フレッシュ→ブリチャージという一連の動作を行った後 に、上記ATD信号に基づいてTG信号を出力する。す なわち、上記一連の動作中は図2に示したR/Sフリッ プフロップ20がセット(INH= "H",/INH= "L")されているため、たとえATD信号が入力された としても、ANDゲート24の出力信号INTATDが Lレベルのままである。したがって、INTATD信号 30 によっては、TG信号(NORゲート28の出力)は出力 されない。しかし、上記ATD信号が入力されることに よって、ANDゲート23の出力信号INHATDが一 時的にHレベルになり、R/Sフリップフロップ21が セット(TGINT2= "H")される。したがって、書 き込みまたは読み出し→プリチャージ→リフレッシュ→ プリチャージという一連の動作が完了して、バイナリィ カウンタ16の出力側にパルス信号TPM″が発生した ときに、ANDゲート26の出力に基づいてTG信号が 出力される。この結果、上記(1)で述べたのと全く同様 40 す図である。 に、図1に示したタイミング発生回路7,7,…によって 一連のタイミング信号T1,…,TNが発生して、新たな アドレスに対応したメモリセルへの書き込みまたは読み 出し動作が行われる。続いて、プリチャージ→リフレッ シュ→プリチャージという一連の動作が行われる。

【0027】(3)装置外部から供給されるアドレスが一 定期間変化しなかった場合、図1に示したタイマー10 はカウントアップの結果、TG′信号を出力する。この TG′信号がタイミング発生回路7,7,…を起動する。 ととで、TREF2信号がHレベルになることから、図 50 のタイミング発生回路の動作波形を示す図である。

7に示したスイッチ12はリフレッシュ用行アドレスカ ウンタ11からの信号AR o,…,ARiを選択して出力 している。したがって、この行アドレスAR $\phi$ ,…,AR iに対応したメモリセルをリフレッシュし、再びビット 線をプリチャージするという一連の動作が行われる。

【0028】このように、このダイナミック型半導体記 憶装置では、わざわざ行アドレスストローブ信号/RA Sや列アドレスストローブ信号/CASを入力しなくて も、1回のアドレス遷移によって、書き込みまたは読み 出し→プリチャージ→リフレッシュ→プリチャージとい う一連の動作を行う。また、アドレスが遷移しない場合 には、一定期間毎に、リフレッシュ→プリチャージとい う動作を行う。したがって、従来のスタティック型半導 体記憶装置と同様の入力波形でもって、簡単に動作させ ることができる。また、従来のダイナミック型半導体記 憶装置と同様に、メモリセルをトランジスタ 1 個とキャ バシタ1個とで構成できるので、集積度を高く維持する ことができる。

[0029]

【発明の効果】以上より明らかな様に、この発明のダイ ナミック型半導体記憶装置は、アドレスの変化を検知し て動作に必要なタイミングを発生するとともに、リフレ ッシュも内部で自動で行うので、従来のスタティック型 半導体記憶装置と同様の入力波形でもって簡単に動作さ せることができる。また、従来のダイナミック型半導体 記憶装置と同様に集積度を髙く維持することができる。 【図面の簡単な説明】

との発明の一実施例のダイナミック型半導体 記憶装置の概略ブロック構成を示す図である。

【図2】 上記ダイナミック型半導体記憶装置の動作判 定/タイミング起動回路の構成を示す図である。

【図3】 上記ダイナミック型半導体記憶装置の動作波 形を示す図である。

【図4】 上記ダイナミック型半導体記憶装置の動作液 形を示す図である。

【図5】 上記ダイナミック型半導体記憶装置のタイマ ーの構成および動作波形を示す図である。

【図6】 上記ダイナミック型半導体記憶装置のリフレ ッシュ用行アドレスカウンタの構成および動作波形を示

【図7】 上記ダイナミック型半導体記憶装置のスイッ チの構成を示す図である。

【図8】 従来のダイナミック型半導体記憶装置のメモ リセルアレイの構成を示す図である。

【図9】 上記従来のダイナミック型半導体記憶装置の 入力波形を示す図である。

【図10】 上記従来のダイナミック型半導体記憶装置 のタイミング発生回路の構成を示す図である。

【図11】 上記従来のダイナミック型半導体記憶装置

【図12】 従来のスタティック型半導体記憶装置のメモリセルの構成を示す図である。

【図13】 従来のスタティック型半導体記憶装置の入力波形を示す図である。

# 【符号の説明】

- 1,48,50 Nチャンネルトランジスタ
- 49 Pチャンネルトランジスタ
- 2 コンデンサ
- 3 メモリセル
- 4 ビット線
- 5 ワード線
- 6 メモリセルアレイ
- 7 タイミング発生回路
- 8 アドレス変化検出回路


# \*9 動作判定/タイミング起動回路


- 10 タイマー
- 11 リフレッシュ用行アドレスカウンタ
- 12 スイッチ
- 13 行アドレスデコーダ
- 14 列アドレスデコーダ
- 15,16,36,44 バイナリィカウンタ
- 17,18,19 遅延回路
- 20,21,22 R/Sフリップフロップ
- 10 23,34,25,26,27,42 ANDゲート
  - 28,43 OR ゲート
  - 29,…,33,35′,37,…,40,46 インバータ

10


- 34,41,45 NORゲート
- \* 35 リングオシレータ


【図5】






【図6】








[図1]




【図2】









【図7】




[図8]



【図11】





【図12】

